ENT COOPERATION TR. TY

	From the INTERNATIONAL BUREAU
PCT	То:
NOTIFICATION OF ELECTION	United States Patent and Trademark Office
(PCT Rule 61.2)	(Box PCT) Crystal Plaza 2
	Washington, DC 20231 ÉTATS-UNIS D'AMÉRIQUE
Date of mailing:	
03 December 1998 (03.12.98)	in its capacity as elected Office
International application No.:	Applicant's or agent's file reference: 98018
PCT/JP98/00963	
International filing date: 09 March 1998 (09.03.98)	Priority date: 30 May 1997 (30.05.97)
Applicant: SHIBATA, Akihide et al	
1. The designated Office is hereby notified of its election made X in the demand filed with the International preliminary 31 July 1998 (3	Examining Authority on: 31.07.98) ational Bureau on: ate or, where Rule 32 applies, within the time limit under
	Authorized officer:

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

J. Zahra

Facsimile No.: (41-22) 740.14.35

Telephone No.: (41-22) 338.83.38

THIS PAGE BLANK (USPTO)

Translation

PATENT COOPERATION TRATY

50CO PCT

(DCM A -1 1 0 C 1 D 1 00)

(PCT Article 36 and Rule 70)

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

Applicant's or agent's file reference	FOR FURTHER ACTION		tionofTransmittalofInternational Preliminary n Report (Form PCT/IPEA/416)		
98018	International City of the City of		· · · · · · · · · · · · · · · · · · ·		
International application No. PCT/JP98/00963	International filing date (day/n 09 March 1998 (09.0)		Priority date (day/month/year) 30 May 1997 (30.05.1997)		
International Patent Classification (IPC) or national classification and IPC H01L 27/088, 21/8234					
Applicant	SHARP KABUSHIKI	KAISHA			
and is transmitted to the applicant ac	ecording to Article 36.		national Preliminary Examining Authority		
This report is also accompani amended and are the basis for 70.16 and Section 607 of the	 This REPORT consists of a total of sheets, including this cover sheet. This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT). These annexes consist of a total of sheets. 				
3. This report contains indications relat Basis of the report	ting to the following items:				
II Priority	II Priority				
III Non-establishment o	of opinion with regard to novelty	, inventive ste	ep and industrial applicability		
IV Lack of unity of inve	ention				
V Reasoned statement citations and explana	under Article 35(2) with regard ations supporting such statement	to novelty, in	ventive step or industrial applicability;		
VI Certain documents o	ited				
VII Certain defects in the	e international application				
VIII Certain observations on the international application					
Date of submission of the deniand		completion o	f this report		
31 July 1998 (31.07.19	998)	27	April 1999 (27.04.1999)		
Name and mailing address of the IPEA/JP Japanese Patent Office, 4-3 Kasumigas Chiyoda-ku, Tokyo 100-8915, Japan	seki 3-chome	zed officer			
Facsimile No.	Telepho	one No. (81-3	3) 3581 1101		

THIS PAGE BLANK (USPTO)



International application No.

PCT/JP98/00963

I. Basis	of the re	eport	
1. With	regard to	o the elements of the international application:*	
\boxtimes	the inte	ernational application as originally filed	
	the desc	cription:	
_	pages	, as originally	filed
	pages	, filed with the de	
	pages	, filed with the letter of	
	the clair		
	pages	, as originally	filed
	pages	, as amended (together with any statement under Artic	
	pages	, filed with the det	
	pages	, filed with the letter of	
	the drav		
	pages		-elod
	pages -	, as originally filed with the details.	
	pages	, filed with the det, filed with the letter of	Mario
<u>г</u>			
;		nce listing part of the description:	
		, as originally	
	pages	, filed with the letter of, filed with the der	mand
	pages -	, filed with the letter of	
the ir	nternation e element the lang the lang	o the language, all the elements marked above were available or furnished to this Authority in the language in	ch is:
3. With prelin	regard minary ex	to any nucleotide and/or amino acid sequence disclosed in the international application, the international was carried out on the basis of the sequence listing:	ional
Ц		ed in the international application in written form.	
		gether with the international application in computer readable form.	
		ed subsequently to this Authority in written form.	
Щ		ed subsequently to this Authority in computer readable form.	
	internati	atement that the subsequently furnished written sequence listing does not go beyond the disclosure in ional application as filed has been furnished.	
	The stat	tement that the information recorded in computer readable form is identical to the written sequence listing rnished.	, has
4.	The ame	endments have resulted in the cancellation of:	ŀ
	tl	he description, pages	
		he claims, Nos.	
	$\overline{}$	he drawings, sheets/fig	
5.	This repu	ort has been established as if (some of) the amendments had not been made, since they have been considered to the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	o go
in this and 70	s report (0.17).	heets which have been furnished to the receiving Office in response to an invitation under Article 14 are referre as "originally filed" and are not annexed to this report since they do not contain amendments (Rule 76	ed to 0.16
** Any re	placemen	nt sheet containing such amendments must be referred to under item 1 and annexed to this report.	
			_

THIS PAGE BLANK (USPTO)

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

Claims

Claims

PCT/JP98/00963

YES

NO

V. Reasoned statement under Article 35(2) with regard t novelty, inventive step or industrial applicability; citations and explanations supporting such statement			
. Statement			
Novelty (N)	Claims	5, 10-29, 31-36	YES
	Claims	1-4, 6-9, 30	NO
Inventive step (IS)	Claims	10-29, 35	YES
	Claims	1-9, 30-34, 36	NO

1-36

2. Citations and explanations

Industrial applicability (IA)

JP, 04-38864, A (Nippon Telegraph & Telephone Corp.) cited in the ISR (document 1) describes a field effect transistor having a laminate structure corresponding to a shallow well region, a highly enriched buried region and a deep well region, wherein a substrate terminal is installed through a contact hole in any other region than a source region and a drain region, and the technique disclosed in document 1 appears to be identical to the subject matters of claims 1-4.

JP, 06-53422, A (Hitachi, Ltd.) cited in the ISR (document 2) describes what corresponds to a channel type separated region, and since the region is formed sufficiently deep compared to what corresponds to a shallow well, the subject matter of claims 5 and 31 could have been easily conceived by a person skilled in the art based on the matters described in documents 1 and 2.

JP, 06-120439, A (NEC Corp.) cited in the ISR (document 3) describes an inverter circuit having a CMOS structure which gives the reverse bias of a P type MOS transistor and the reverse bias of an N type transistor respectively from independent terminals, and the subject matters of claims 6-9 appear to be identical to the technique disclosed in document 3.

JP, 06-78885, A (Seiko Epson Corp.) cited in the ISR (document 4) describes a CMOS level shifter which can apply a reverse gate voltage independently to the respective wells of a CMOS integrated circuit, but does not describe what corresponds to a shallow well, a highly enriched buried region or a deep well. So, document 4 does not appear to include any description which negates the novelty and inventive step of the subject matters of claims 10-29 and 35. However, applying a synchronous signal to the reverse gates of a P type MOS transistor and an N type MOS transistor can be commonly found also in the subject matter of claim 36.

JP, 08-204140, A (NEC Corp.) cited in the ISR (document 5) describes a technique for controlling the reverse gate bias in a field effect transistor having a so-called SOI structure, and the subject matter of claim 30 appears to be identical to the technique described in document 5. Furthermore, the subject matters of claims 32-34 could have been easily conceived by a person skilled in the art from the matters described in documents 3 and 5.

THIS PAGE BLANK (USPTO)





特 許 協 力 条 約

REC'D	1	7	MAY	1999	
MIPC)	-	P	PCT	

PCT

国際予備審査報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 98018	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。
国際出願番号 PCT/JP98/00963	国際出願日 (日.月.年) 09.03.98 優先日 (日.月.年) 30.05.97
国際特許分類 (IPC) Int.Cl ⁶	H01L27/088, H01L21/8234
出願人 (氏名又は名称) シャープ株式	大会社
	国際予備審査報告を法施行規則第57条(PCT36条)の規定に従い送付する。
2. この国際予備審査報告は、この表紀	纸を含めて全部で <u>3</u> ページからなる。
□ この国際予備審査報告には、『 査機関に対してした訂正を含む (PCT規則70.16及びPCT この附属書類は、全部で	付属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審 は明細書、請求の範囲及び/又は図面も添付されている。 実施細則第607号参照) ページである。
3. この国際予備審査報告は、次の内容	なを含む。
I X 国際予備審査報告の基礎	
Ⅱ □ 優先権	
□ □ 新規性、進歩性又は産業	上の利用可能性についての国際予備審査報告の不作成
IV 発明の単一性の欠如	
V 区 PCT35条(2)に規定 の文献及び説明 VI □ ある種の引用文献	する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるため
VI 国際出願の不備	
VⅢ □ 国際出願に対する意見	
国際予備審査の請求書を受理した日 31.07.98	国際予備審査報告を作成した日 27.04.99
名称及びあて先	特許庁審査官 (権限のある職員) 4 R 9055
日本国特許庁(IPEA/JP) 郵便番号100-8915	今井 淳一 (三型)
東京都千代田区霞が関三丁目4	番3号 電話番号 03-3581-1101 内線 6758

THIS PAGE BLANK (USPTO)



国際予備審査報告

国際出願番号 PCT/JP98/00963

I. 国際予備審査報告の基礎				
1. この国際予備審査報告は下記の出願書類に基づいて作成された。 (法第6条 (PCT14条) の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)				
区 出願時の国際出願書類				
明細書 第 ページ 明細書 第 ページ 明細書 第 ページ	ジ、 出願時に提出されたもの ジ、 国際予備審査の請求書と共に提出されたもの ジ、 付の書簡と共に提出されたもの			
請求の範囲 第 項、 請求の範囲 第 項、 請求の範囲 第 項、 請求の範囲 第 項、	出願時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの			
第 第 ページ	ジ/図、 出願時に提出されたもの ジ/図、 国際予備審査の請求書と共に提出されたもの ジ/図、 付の書簡と共に提出されたもの			
明細書の配列表の部分 第 ペーミ 明細書の配列表の部分 第 ペーミ 明細書の配列表の部分 第 ペーミ 明細書の配列表の部分 第 ペーミ				
2. 上記の出願書類の言語は、下記に示す場合を除くほ	か、この国際出願の言語である。			
上記の書類は、下記の言語である	語である。			
□ 国際調査のために提出されたPCT規則23.1(□ PCT規則48.3(b)にいう国際公開の言語□ 国際予備審査のために提出されたPCT規則5				
3. この国際出願は、ヌクレオチド又はアミノ酸配列を	含んでおり、次の配列表に基づき国際予備審査報告を行った。			
│ この国際出願に含まれる書面による配列表	ディスクによる配列表			
□ 出願後に、この国際予備審査(または調査)機				
	機関に提出されたフレキシブルディスクによる配列表 			
│ 出願後に提出した書面による配列表が出願時に │ 書の提出があった	こおける国際出願の開示の範囲を超える事項を含まない旨の陳述			
	ブルディスクによる配列表に記録した配列が同一である旨の陳述			
4. 補正により、下記の書類が削除された。	,			
計載表の範囲 第 項				
□ 図面 図面の第	_ ページ/図			
	、補正が出願時における開示の範囲を越えてされたものと認めら成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上、、本報告に添付する。)			

THIS PAGE BLANK USPTO)





国際予備審查報告

国際出願番号 PCT/JP98/00963

V	新規性、進歩性又は産業上の利用 文献及び説明	可能性についての法第12条 (PCT35条(2)) に定める見	解、それを裏付ける
1	. 見解		
	新規性(N)	請求の範囲 <u>5、10-29、31-36</u> 請求の範囲 <u>1-4、6-9、30</u>	
	進歩性(IS)	請求の範囲 10-29、35 請求の範囲 1-9、30-34、36	
	産業上の利用可能性 (IA)	請求の範囲 <u>1-36</u> 請求の範囲	

2. 文献及び説明 (PCT規則70.7)

国際調査報告書に掲げられた JP、04-38864、A(日本電信電話株式会社) (以下引用文献1)には、シャローウェル領域、高濃度埋込領域及びディープウェル領域に相当する積層構造であって、ソース領域及びドレイン領域以外の領域に設けられたコンタクト孔を介して基板端子が取り付けられた電界効果型トランジスタ記載されており、そこに開示された技術は、請求の範囲第1-4項に記載されたものと同一であると認められる。


国際調査報告書に掲げられた JP、06-53422、A(株式会社日立製作所)(以下引用文献2)には、溝型分離領域に相当するものが記載されており、当該領域はシャローウェルに相当するものよりも充分深く形成されているから、請求の範囲第5、31に記載された発明は引用文献1に記載された事項とこの文献に記載された事項に基づいて当業者が容易に発明することができたものであると認められる。

基づいて当業者が容易に発明することができたものであると認められる。 国際調査報告書に掲げられたJP、06-120439、A(日本電気株式会社)(以下引用文献3)には、P型MOSトランジスタのバックバイアスとN型トランジスタのバックバイアスとをそれぞれ独立の端子から与えるCMOS構造のインバータ回路が記載されており、請求の範囲第6-9項に記載された発明はそこに開示された技術と同一であると認められる。

国際調査報告書に掲げられた JP、06-78885、A(セコーエプソン株式会社)(以下引用文献4)には、CMOS集積回路の各ウェルに独立にバックゲート電圧を印加することができるCMOSレベルシフタが記載されているが、当該CMOSがシャローウェル、高濃度埋込領域あるいはディープウェルに相当するものは記載されておらず、請求の範囲第10-29、35項に記載された発明の新規性、進歩性を否定する記載は認められない。但し、P型MOSトランジスタとN型MOSトランジスタのバックゲートに同期信号を与える点で請求の範囲第36項に記載された発明と共通している。

国際調査報告書に掲げられた JP、08-204140、A(日本電気株式会社)(以下引用文献 5)には、いわゆる SOI 構造の電界効果トランジスタにおいて、バックゲートバイアスを制御する技術が記載されており、請求の範囲第 30 項に記載された発明はこの文献に記載された技術と同一であると認められる。また、請求の範囲第 32-34 項に記載された発明は、引用文献 32-34 項に記載された発明は、引用文献 32-34 可に記載された事項から当業者が容易に発明することができたものであると認められる。

THIS PAGE BLANK (USPTO)



今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/22®)

の書類記号



ΕP

出願人又は代理人

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

98018

の書類記号	及び下記5を参照すること。		
国際出願番号 PCT/JP98/00963	国際出願日 (日.月.年) 09.0	3.98	優先日 (日.月.年) 30.05.97
出願人 (氏名又は名称)	- プ株式会社		
			· · · · · · · · · · · · · · · · · · ·
国際調査機関が作成したこの国際調査 この写しは国際事務局にも送付される		ች (PCT18∮	条)の規定に従い出願人に送付する。
この国際調査報告は、全部で 3	ページである。		
□ この調査報告に引用された先行打	₹術文献の写しも添付され 	れている。	
1. 請求の範囲の一部の調査が	できない(第1欄参照)	0	
2. 登明の単一性が欠如してい	、る(第Ⅱ欄参照)。		
3. □ この国際出願は、ヌクレオ 査を行った。	チド及び/又はアミノ配	绞配列リストを含	含んでおり、次の配列リストに基づき国際調
□ この国際出願と共に提出	されたもの		
□ 出願人がこの国際出願と	は別に提出したもの		
□ しかし、出願時の国	際出願の開示の範囲を起	える事項を含ま	にない旨を記載した書面が添付されていない
□ この国際調査機関が書換	えたもの		
4. 発明の名称は 🔲 出願	人が提出したものを承認	ぶする。	
□ 次に	示すように国際調査機関]が作成した。	
_			
	人が提出したものを承認		
国際	欄に示されているように 調査機関が作成した。出 際調査機関に意見を提出	願人は、この国	47条 (PCT規則38.2(b)) の規定により 際調査報告の発送の日から1カ月以内にこ る。
6. 要約書とともに公表され <u>る</u> 図は、			
第 1 図とする、図 出願	人が示したとおりである	•	□ なし
□ 出願	人は図を示さなかった。		
本図	は発明の特徴を一層よく	表している。	

様式PCT/ISA/210 (第1ページ) (1992年7月)

THE TRUE BLANK USE U.



発明の属する分野の分類(国際特許分類(IPC)) Int.Cl⁶ H01L 27/08

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl⁶ H01L27/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1964-1996年

日本国公開実用新案公報 1971-1996年

日本国登録実用新案公報 1994-1997年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) WPI

関連すると認められる文献

	いて記められる大阪	
引用文献の		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
X	JP、04-38864、A(日本電信電話株式会社)、10日2月 1992年(10.02.92)、(ファミリーなし)	1-4
X	(第5頁右上欄第4行~第13頁右下欄第13行) JP、09-27556、A、(株式会社日立製作所)、28日1月 1997年、(28.01.97)、(ファミリーなし)	1 – 4
Y	(第23パラグラフ〜第42パラグラフ) JP、06-53422、A、(株式会社日立製作所)、25日02月 1994年、(25.02.94)、(ファミリーなし)	5,31
x	(第15パラグラフ〜第45パラグラフ) JP、0 6-120439、A (日本電気株式会社)、28日4月 1994年(28.04.94)、(ファミリーなし)	6 — 9
Y	(第14パラグラフ〜第24パラグラフ) 	32-34

X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」先行文献ではあるが、国際出願日以後に公表されたも
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 02.06.98	国際調査報告の発送日 16.06.98
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915	特許庁審査官 (権限のある職員) 今井 淳一 4M 9055
東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101 内線 6894

THIS PAGE BLANK (USTO)

. **

		国际山地方 PC1/ JP98	
C (続き).	関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは	は、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP、07-78885、A(セイコーエプ) 20日3月1995年、(20.03.95 (第6パラグラフ〜第10パラグラフ)	ノン株式会社)	10-29、35
Y X	 JP、08-204140、A(日本電気株式 1996年、(09.08.96)&EP72	大会社)、9日8月 24295(31.07.96)	3 6 3 0
Y	(第33パラグラフ〜第108パラグラフ)		32-34

THIS PAGE BLANK (USPTU)

PCT

世界知的所有権機関 国際事務局 特許 367 分条約に基づいて公開された国際出願



(51) 国際特許分類6 H01L 27/08

(11) 国際公開番号 A1 WO98/54762

(43) 国際公開日

1998年12月3日(03.12.98)

(21) 国際出願番号

PCT/JP98/00963

JP

(22) 国際出願日

1998年3月9日(09.03.98)

(30) 優先権データ

特願平9/142575

1997年5月30日(30.05.97)

(71) 出願人 (米国を除くすべての指定国について) シャープ株式会社(SHARP KABUSHIKI KAISHA)[JP/JP]

〒545-8522 大阪府大阪市阿倍野区長池町22-22 Osaka, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

柴田晃秀(SHIBATA, Akihide)[JP/JP]

〒631-0803 奈良県奈良市山陵町104-B203 Nara, (JP)

岩田 浩(IWATA, Hiroshi)[JP/JP]

〒636-0813 奈良県生駒郡三郷町信貴ヶ丘2-4-13 Nara, (JP)

(74) 代理人

弁理士 原 謙三(HARA, Kenzo)

〒530-0041 大阪府大阪市北区天神橋2丁目北2番6号

大和南森町ビル 原謙三国際特許事務所 Osaka, (JP)


(81) 指定国 KR, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類

国際調査報告書

(54)Title: SEMICONDUCTOR DEVICE AND METHOD FOR DRIVING THE SAME

(54)発明の名称 半導体装置およびその駆動方法



1 ... semiconductor element

TS ... source terminal

a ... input IN1

TG ... gate terminal

3 ... source region

7 ... gate electrode

6 ... gate insulating film

4 ... drain region

TD ... drain terminal

5 ... channel region

TW ... substrate terminal

b ... input IN2

2 ... well

(57) Abstract

A semiconducteur element (1) in which a source region (3) and a drain region (4) are formed in a well (2) and a gate electrode (7) is formed on a channel region (5) provided between the regions (3 and 4), through a gate insulating film (6), wherein a substrate terminal (TW) is led out from the channel region (5) by using, for example, an SOI substrate and electrically insulating each element from another by a field oxide film, etc., and then, forming contact holes through interlayer insulating films in the other region than the source region (3) and drain region (4) at every element. Therefore, a two-input one-output element which uses a gate terminal (TG) and the substrate terminal (TW) as inputs can be realized and, at the time of constituting a logic circuit, the degree of integration and the operating speed of the circuit can be increased and the cost of the circuit can be reduced.

ウェル(2)内にソース領域(3)とドレイン領域(4)とが形成さ れ、かつそれらの領域間のチャネル領域(5)上に、ゲート絶縁膜(6)を介してゲート電極(7)が形成される半導体素子(1)において、 たとえばSOI基板を用い、かつフィールド酸化膜などによって各素子 間を電気的に絶縁し、各素子毎にソース領域(3)およびドレイン領域 (4)以外の領域で層間絶縁膜にコンタクト孔を形成し、チャネル領域 (5) から基板端子(TW)を引出す。これによって、ゲート端子(T G)と該基板端子(TW)との2つを入力とする2入力1出力の素子を 実現することができ、論理回路などを構成するにあたって、集積度を向 上し、高速化および低コスト化を図ることができる。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

アルバニア アルメニア オーストリア オーストラリア アゼルバイジャン ボズニア・ヘルツェゴビナ バルバドス AM AT AU BBBBB ベルベトへ ベルギー ブルギナ・ファン ブルガリア ベナン BG BJ BR BY ブラシル ベラルーシ カナダ 中央アフリカ コンゴー AFGHIMNU 中央/// コンイス コートジボアー カメルーン 中セーバ キューバキプロス CCCDDE

フィンラフランスガボン RABDEHMZW GGGGGGGGG 英国 グレナダ グルジア ・ビサオ ハイアイステンド・ファイスティーア・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイスティー・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイスティー・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイスティー・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイスティー・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイステンド・ファイスティー KGP KKZ L. イ北朝鮮 韓国 フスタン マントンシン マントンシンカ

MC MD MG MK M L M N MR

へ スウェーデン シンガポール スロヴェニア

スロヴァキア シエラ・レオネ セネガル スワジランド チャーゴー タジキスタン TMRTAGSZN TUUUUV トルクメニスタン -ダッド・トバゴ iイナ 'ダ ウァンタ ウガロ カリンタ ウガイニー・ ウヴィー・ カー・ カー・ フェー・ フェー・ ア

明細書

半導体装置およびその駆動方法

技術分野

本発明は、MOSFET等の半導体素子で実現される半導体装置およ 5 びそれに所定動作を行わせるための駆動方法に関する。

背景技術

10

15

20

前記MOSFETは、ゲート電極に印加する電圧を変化させることによって、ソースードレイン間の電気的導通を制御することができる。たとえば、N型のMOSFETでは、ゲート電極にハイレベルを入力すると、ソースードレイン間が導通する一方、ローレベルを入力すると遮断する。このとき、ウェルの電位は、通常は固定されており、たとえば前記N型のMOSFETではローレベルに、P型のMOSFETではハイレベルに固定されている。このようにして、従来からのMOSFETは、ゲート電極を入力とし、ソースードレイン間のスイッチングを行う3端子素子として使用されている。

図22は、このようなMOSFETを用いた一例であり、典型的な従来技術に係る半導体装置である論理回路10g1の電気回路図である。この論理回路10g1は、入力端子p1, p2への入力in1, in2 がそれぞれ与えられるPMOSFET(qp1及びqp2)の並列回路が、ハイレベル V_{pp} の電源ラインと出力端子p3との間に接続され、前記入力in1, in2がそれぞれ与えられるNMOSFET(qn1及

15

20

び q n 2)の直列回路が、前記出力端子 p 3 とローレベル G N D の電源 ラインとの間に接続されて構成されており、入力 i n 1 , i n 2 の少く ともいずれか一方がローレベルであるときに出力 o u t をハイレベルと するN A N D 回路である。

5 また、図23は、他の従来技術に係る論理回路1og2の電気回路図である。この論理回路1og2は、前記入力in1,in2がそれぞれ与えられるPMOSFET(ap1及びap2)の直列回路が、ハイレベルVըの電源ラインと出力端子p3との間に接続され、前記入力in1,in2がそれぞれ与えられるNMOSFET(an1及びan2)の並列回路が、前記出力端子p3とローレベルGNDの電源ラインとの間に接続されて構成されおり、入力in1,in2の少くともいずれか一方がハイレベルであるときに、出力outをローレベルとするNOR回路である。

上述のような従来技術に係る半導体装置である論理回路1og1,1og2では、各MOSFETが1つの入力に対してその出力が対応するので、上述のようにNAND回路やNOR回路に4個のMOSFETを必要とする。また、AND回路は前記NAND回路にNOT回路(2個のMOSFETからなる)を直列に接続し、OR回路は前記NOR回路にNOT回路を直列に接続することによって実現できるので、それぞれ6個のMOSFETを必要とする。したがって、一つの演算を行うのに多くのMOSFETが必要となるので、半導体装置の集積度の向上の障害となり、このため動作速度の高速化、歩留りの向上、およびコストの削減の妨げとなっている。

本発明の目的は、1素子当たりの高機能化を図ることによって集積度

WO 98/54762 PCT/JP98/00963

を向上させると共に、動作速度の高速化、歩留りの向上、及びコストの 削減化を図ることができる半導体装置およびその駆動方法を提供するこ とである。

5 発明の開示

10

15

20

本発明に係る第1半導体装置は、半導体基板と、該半導体基板上に形成される下地絶縁膜と、前記下地絶縁膜上に形成され、かつ電気絶縁性の素子分離領域で外囲されて隣接素子間が区分され、第1の電極となるP, Nいずれか一方の導電型式の半導体層と、前記半導体層内に形成され、P, Nいずれか他方の導電型式で第2の電極となるソース領域および第3の電極となるドレイン領域と、前記ソース領域とドレイン領域との間に形成されるチャネル領域と、前記チャネル領域上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、第4の電極となるゲート電極とを備え、前記素子分離領域で区分された各半導体層毎に、ソース領域およびドレイン領域以外の領域にコンタクト孔を設けている。

上記構成によれば、半導体基板上に形成した下地絶縁膜上に素子を形成するSOI (Silicon On Insulator), SOS (Silicon On Sapphir e)構造の基板を用いることによって、各素子の形成領域を素子分離領域によって、比較的容易に、電気的に分離することができ、こうして各素子相互間の干渉を防止し、各素子毎の個別の動作を可能とした状態で、分離された各素子形成領域毎にMOSFETを形成する。そして、その各MOSFETの半導体層をコンタクト孔を介して外部と電気的に接続して電極として使用可能とし、ゲートへの入力と、この半導体層への入力との2つの入力を可能とする4端子素子を実現する。

したがって、1素子で2入力、1出力の回路を実現することができ、MOSFET単体の機能を向上することができる。これによって、たとえば論理回路を構成した場合には、集積回路化にあたって集積度を向上することができ、動作速度の高速化、歩留まりの向上およびコストの削減を図ることができる。

5

10

15

20

また、本発明に係る第2半導体装置は、半導体基板と、前記半導体基板内に形成されるP, Nいずれか一方の導電型式のディープウェル領域と、前記ディープウェル領域上に形成され、第1の電極となるP, Nいずれか他方の導電型式のシャローウェル領域と、前記シャローウェル領域内に形成され、P, Nいずれか一方の導電型式で第2の電極となるソース領域および第3の電極となるドレイン領域と、前記ソース領域とドレイン領域との間に形成されるチャネル領域と、前記チャネル領域上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、第4の電極となるゲート電極とを備え、相互に隣接する素子間が溝型分離領域によって少くともシャローウェル領域が電気的に分離されており、該溝型分離領域で隣接素子間が区分された各シャローウェル領域毎に、ソース領域およびドレイン領域以外の領域にコンタクト孔を設けている。

上記構成によれば、バルク基板であっても、各素子形成領域のシャローウェル領域を構型分離領域で電気的に絶縁することによって、各素子相互間の干渉を防止し、各素子毎の個別の動作を可能とした状態で、分離された各素子形成領域毎にMOSFETを形成する。そして、そのMOSFETのシャローウェル領域をコンタクト孔を介して外部と電気的に接続して電極として使用可能とし、ゲートへの入力と、このシャローウェル領域への入力との2つの入力を可能とする4端子素子を実現する。

1.0

15

20

したがって、1素子で2入力、1出力の回路を実現することができ、MOSFET単体の機能を向上することができる。これによって、たとえば論理回路を構成した場合には、集積回路化にあたって集積度を向上することができ、動作速度の高速化、歩留まりの向上およびコストの削減を図ることができる。また、SOI, SOS基板を用いる場合よりも、低コスト化および第1の電極の抵抗値を低減することができる。

上記の第1及び第2半導体装置において、導電型式が相互に逆極性の素子を一対とし、P型半導体素子のソースを高電位固定とし、N型半導体素子のソースを低電位固定とし、両者のゲートを互いに接続して第1の入力端子とし、両者のコンタクト孔を互いに接続して第2の入力端子とし、両者のドレインを互いに接続して出力端子とすることが好ましい。この場合、P, N一対のMOSFETのうち、PMOSFETのソースを高電位固定とし、NMOSFETのソースを低電位固定とし、両者のドレインを互いに接続して出力としたCMOSインバータの構成において、両者のコンタクト孔を互いに接続して第2の入力端子とし、通常の入力である両者のゲートを互いに接続して第1の入力端子とする。

したがって、2つの入力の電位またはチャネル領域の不純物濃度等を 適宜調整することによって、NANDまたはNOR回路を実現すること ができる。これによって、従来では4つのMOSFETを要したこれら の回路を、2つのMOSFETで実現することができる。

さらにまた、上記の第1及び第2半導体装置において、導電型式が相互に逆極性の素子を一対とし、P型半導体素子のソースを高電位固定とし、N型半導体素子のソースを低電位固定とし、P型半導体素子のゲートおよびN型半導体素子のコンタクト孔を共に第1の入力端子とし、N

WO 98/54762 PCT/JP98/00963

型半導体素子のゲートおよびP型半導体素子のコンタクト孔を共に第2の入力端子とし、両者のドレインを共に出力端子とすることが好ましい。この場合、P、N一対のMOSFETのうち、PMOSFETのソースを高電位固定とし、NMOSFETのソースを低電位固定とし、両者のドレインを互いに接続して出力としたCMOSインバータの構成において、PMOSFETおよびNMOSFETのゲートをそれぞれ第1および第2の入力端子とし、NMOSFETおよびPMOSFETのコンタクト孔もそれぞれ前記第1および第2の入力端子とする。

したがって、2つの入力の電位またはチャネル領域の不純物濃度等を 10 適宜調整することによって、NANDまたはNOR回路を実現すること ができる。これによって、従来では4つのMOSFETを要したこれら の回路を、2つのMOSFETで実現することができる。

さらにまた、上記の第1及び第2半導体装置において、導電型式が相互に逆極性の素子を一対とし、N型半導体素子のドレインを高電位固定 15 とし、P型半導体素子のドレインを低電位固定とし、両者のゲートを共に第1の入力端子とし、両者のコンタクト孔を共に第2の入力端子とし、両者のソースを共に出力端子とすることが好ましい。

この場合、2つの入力の電位またはチャネル領域の不純物濃度等を適 宜調整することによって、ANDまたはOR回路を実現することができ る。これによって、従来では6つのMOSFETを要したこれらの回路 を、2つのMOSFETで実現することができる。

20

又、上記の第1及び第2半導体装置において、導電型式が相互に逆極性の素子を一対とし、N型半導体素子のドレインを高電位固定とし、P型半導体素子のドレインを低電位固定とし、N型半導体素子のゲートお

5

10

よびP型半導体素子のコンタクト孔を共に第1の入力端子とし、P型半導体素子のゲートおよびN型半導体素子のコンタクト孔を共に第2の入力端子とし、両者のドレインを共に出力端子とすることが好ましい。

この場合、2つの入力の電位またはチャネル領域の不純物濃度等を適 宜調整することによって、ANDまたはOR回路を実現することができ る。これによって、従来では6つのMOSFETを要したこれらの回路 を、2つのMOSFETで実現することができる。

さらにまた、上記の半導体装置において、ゲートおよびコンタクト孔をそれぞれ入力端子とし、相互に同期した個別の入力信号を入力することが好ましい。この場合、クロックなどによって同期した相互に同期の取れた2つの入力信号に対して、上記各素子が1つの出力信号を出力する。したがって、単純な1入力1出力のON/OFF動作ではなく、2入力1出力の論理回路の動作を実現することができ、少ない素子数で論理回路を構成することができる。

15 本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。

図面の簡単な説明

20 図1は、本発明の基本的な構成を表す、本発明の第1実施例の半導体素子を模式的に示す断面図である。

図2は、図1で示す半導体素子の動作特性の一例を示すグラフである。 図3は、図1で示す半導体素子の動作特性の他の例を示すグラフである。 図4は、図1の構成を具体的に実現する本発明の第2実施例の半導体素子の正面図である。

図5は、図4のV-V矢視断面図である。

図6は、図4のVI-VI矢視断面図である。

5 図 7 は、図 1 の構成を具体的に実現する本発明の第 3 実施例の半導体 素子の正面図である。

図8は、図7のVIII-VIII矢視断面図である。

図9は、図7のIX-IX矢視断面図である。

図10は、図1~図9で示す半導体素子を用いる本発明の第4実施例 10 の論理回路の電気回路図である。

図 1 1 (a) (b) は、図 1 0 で示す論理回路の動作特性を示すグラフである。

図12は、図1~図9で示す半導体素子を用いる本発明の第5実施例の論理回路の電気回路図である。

15 図13(a)(b)は、図12で示す論理回路の動作特性を示すグラフである。

図14(a)(b)は、本発明の第6実施例の論理回路の動作特性を示すグラフである。

図 1 5 (a) (b) は、本発明の第7実施例の論理回路の動作特性を 20 示すグラフである。

図16は、図1~図9で示す半導体素子を用いる本発明の第8実施例の論理回路の電気回路図である。

図 1 7 (a) (b) は、図 1 6 で示す論理回路の動作特性を示すグラフである。

図18は、図1~図9で示す半導体素子を用いる本発明の第9実施例の論理回路の電気回路図である。

図19(a)(b)は、図18で示す論理回路の動作特性を示すグラフである。

5 図20(a)(b)は、本発明の第10実施例の論理回路の動作特性を示すグラフである。

図21(a)(b)は、本発明の第11実施例の論理回路の動作特性を示すグラフである。

図22は、典型的な従来技術のMOSFET素子を用いて構成される 10 論理回路の一例を示す電気回路図である。

図23は、典型的な従来技術のMOSFET素子を用いて構成される 論理回路の他の例を示す電気回路図である。

発明を実施するための最良の形態

15 本発明をより詳細に説述するために、添付の図面に従ってこれを説明 する。まず、本発明の第1実施例について、図1~図3に基づいて説明 すれば以下の通りである。

図1は、本発明の基本的な構成を説明するための本発明の第1実施例の半導体素子1を模式的に示す断面図である。半導体素子1は、図1に20 示すように、ウェル2内に、ソース領域3とドレイン領域4とが形成され、これらの間のチャネル領域5上に、ゲート絶縁膜6を介してゲート電極7が形成されて構成される通常のMOSFETの構造において、ウェル2からコンタクト孔(図示しない)を介して基板端子TWを引出してこれを第1の電極とし、ソース領域3から引出されて第2の電極とな

WO 98/54762 PCT/JP98/00963

1 0

るソース端子TSと、ドレイン領域4から引出されて第3の電極となるドレイン端子TDと、ゲート電極7から引出されて第4の電極となるゲート端子TGとの4端子構成を有している。第1の入力端子である前記が一ト端子TGと第2の入力端子である前記基板端子TWとには、それぞれクロック信号などに基づいて相互に同期の取れた個別の入力IN1、IN2が与えられる。なお、ドレインーソース間には適当なドレイン電圧が印加されているものとする。

5

前記半導体素子1において、NMOSFET(ウェル2がP型に形成される)の場合には、入力IN1,IN2の電位に対するドレイン電流の関係が、たとえば図2で示すようになる。入力IN2、すなわちウェル電位が低電位(L)であり、かつ入力IN1、すなわちゲート電位が低電位(L)であるときのドレイン電流はILとなり、前記入力IN2が低電位(L)であり、かつ入力IN1が高電位(H)であるときのドレイン電流はIHLとなる。

15 これに対して、入力 I N 2 が高電位(H)であり、かつ入力 I N 1 が 低電位(L)であるときには I L H のドレイン電流が流れ、入力 I N 2 が 高電位(H)であり、かつ入力 I N 1 も高電位(H)であるときには I H H のドレイン電流が流れる。

5

15

この図2から、入力IN2が低電位(L)であるときには、入力IN1が高電位(H)又は低電位(L)のいずれであっても、ドレイン電流には殆ど差が生じないけれども、入力IN2が高電位(H)であるときには、入力IN1に対して、高電位(H)と低電位(L)とでドレイン電流に大きな差が生じる。したがって、この図2の例では、入力IN1、IN2がともに高電位(H)である場合のみドレインーソース間が導通し、その他の場合には遮断する動作を実現している。

これら図2で示す特性と図3で示す特性とは、前記図1で示すような構造の半導体素子1において、たとえばチャネル領域5の不純物濃度や、入力IN1, IN2の高電位(H)のレベルおよび低電位(L)のレベルを適宜調整することによって、選択することができる。なお、PMOSFET(前記ウェル2がN型に形成される)の場合には、これら図2および図3とは逆の動作特性となる。

このようにして、相互に同期した2つの入力 I N 1, I N 2 に対して 1 つの出力を得ることができる素子を、1 つの素子で実現して、該素子 の高機能化を図ることによって集積回路化にあたってその集積度を向上 することができる。

本発明の第2実施例について、図4~図6に基づいて説明すれば以下 の通りである。

図4~図6は、上述の半導体素子1を具体的に実現するようにした半

20

導体素子11の構造を示す図である。図4は正面図であり、図5は図4のV-V矢視断面図であり、図6は図4のVI-VI矢視断面図である。なお図4では、説明の便宜上、後述する上部メタル配線および層間絶縁膜を取除いた実質の素子部分を示している。

5 この半導体素子11は、半導体基板12上に下地絶縁膜13が形成され、さらにこの下地絶縁膜13上に半導体層14が形成されたSOI基板を用いている。また、半導体層14(ウェル2)は、隣接素子間でフィールド酸化膜15によって相互に電気的に分離されており、隣接する素子間のウェル電位の変化の影響を受けないように構成されている。半 導体層14内には、該半導体層14の導電型式とは逆の導電型式、すなわち、たとえば該半導体素子11がNMOSFETであるときには、該半導体層14の導電型式はP型であり、N型となる前記ソース領域3およびドレイン領域4が形成され、それらのソース領域3とドレイン領域4との間のチャネル領域上に、前記ゲート絶縁膜6を介してゲート電極 7が形成されている。

このように形成された素子は、層間絶縁膜16で被覆されている。この層間絶縁膜16には、コンタクト孔17,18,19が形成されて上部メタル配線21,22,23がそれぞれ前記ソース領域3、ドレイン領域4、ゲート電極7と電気的に接続される(図5及び図6参照)。これによって、該上部メタル配線21,22,及び23が、それぞれ前記ソース端子TS、ドレイン端子TD、及び第1の入力端子であるゲート端子TGとなる。また、この層間絶縁膜16において、前記ソース領域3およびドレイン領域4以外の領域に、コンタクト孔20が形成されている(図6参照)。前記半導体層14において、このコンタクト孔20

WO 98/54762 PCT/JP98/00963

1 3

に対応する領域14aは、前記半導体層と同じ導電型式で不純物濃度の 濃い領域であり、この領域14aによって、前記コンタクト孔20に形成される上部メタル配線24は、半導体層14とオーミック接続され、 該上部メタル配線24は第2の入力端子である基板端子TWとなる。

このような構造によって、SOI基板を用いて、さらに半導体層14 にフィールド酸化膜15を形成するだけで、比較的容易に、隣接素子間 を絶縁分離して、前記図1で示すような4端子素子を実現することがで きる。

5

以上のように、本実施例は、SOI, SOS構造の基板上で、各素子 の形成領域を素子分離領域(フィールド酸化膜 15)によって電気的に分離し、分離された各素子形成領域毎にMOSFETを形成し、そのMOSFETの半導体層をコンタクト孔を介して外部と電気的に接続して電極として使用可能とする構成を有している。

それゆえ、1素子で2入力、1出力の回路を実現することができ、M OSFET単体の機能を向上することができる。これによって、たとえ ば論理回路を構成した場合には、集積回路化にあたってその集積度を向 上することができ、動作速度の高速化、歩留まりの向上およびコストの 削減を図ることができる。

本発明の第3実施例について、図7~図9に基づいて説明すれば以下 20 の通りである。

図7〜図9は、前記図1で示す半導体素子1を、前記図4〜図6で示す半導体素子11とは異なる構造(バルクタイプの構造)で実現するようにした、半導体素子31の構造を示す図である。図7は正面図であり、図8は図7のVIII-VIII矢視断面図であり、図9は図7のIX-IX矢視

WO 98/54762 PCT/JP98/00963

1 4

5

断面図である。なお図7では、説明の便宜上、層間絶縁膜および上部メ タル配線を省略している。

この半導体素子31では、半導体基板32上に、ディープウェル領域 33と、このディープウェル領域33とは逆の導電形式のシャローウェ ル領域34とを積層形成するようにした基板を用いる。なお、前記シャ ローウェル領域34内には、該シャローウェル領域34の抵抗を低減す るための高濃度埋込領域35が形成されており、また隣接する素子間は 、電気絶縁性の溝型素子分離領域36によって相互に電気的に分離され ている。前記シャローウェル領域34には、該シャローウェル領域34 と逆の導電形式のソース領域3およびドレイン領域4が形成されており 10 、またこのソース領域3とドレイン領域4との間のチャネル領域上には 、ゲート絶縁膜6を介してゲート電極7が形成されている。なお、高濃 度埋込領域35とディープウェル領域33との間に設けられた層は、シ ャローウェル領域である。

15 前記ソース領域3、ドレイン領域4およびゲート電極7は、層間絶縁 膜37に形成されたコンタクト孔41,42,43を介して、上部メタ ル配線45,46,47にそれぞれ電気的に接続されている。また、前 記シャローウェル領域34において、前記ソース領域3およびドレイン 領域4以外の領域に、不純物濃度の濃い領域34aが形成されており、 20 この領域34aは前記層間絶縁膜37に形成されたコンタクト孔44を 介して、上部メタル配線48と電気的に接続される(図9参照)。これ によって、シャローウェル領域34は、上部メタル配線48とオーミッ ク接続される。前記領域34aとゲート電極7との間には、フィールド 酸化膜38が形成されている(図9参照)。

5

10

15

20

また、前記溝型素子分離領域36の深さは、シャローウェル領域34 の深さに、該シャローウェル領域34とディープウェル領域33との接合によって形成される空乏層幅(正確には該空乏層幅のうち、ディープウェル領域33側に伸びている長さ)を加算した値以上に設定することによって、隣接する素子間でシャローウェル領域34を相互に電気的に絶縁することができる。

これに対して、前記溝型素子分離領域36の深さが、シャローウェル領域34の深さと、該シャローウェル領域34とディープウェル領域3 3との接合によって形成される空乏層幅との合計値に達しない場合には、ディープウェル領域33側の空乏層によって、隣接する素子のシャローウェル領域33間が電気的に導通することになり、パンチスルーが発生してしまう。

このため、前述のように構成することによって、素子形成上の最小加工寸法に略等しい溝型分離領域36部分の僅かなスペースが増加するだ

WO 98/54762 PCT/JP98/00963

1 6

5

10

15

20

けで、隣接する素子間を相互に電気的に絶縁することができる。これによって、前述の図4~図6で示す半導体素子11のように、ボディー抵抗が高く、高価なSOI基板を用いることなく、前記図1で示すような4端子の半導体素子1をバルクタイプに構成することができる。

以上のように、本実施例は、半導体基板内にP, Nいずれか一方の導電型式のディープウェル領域と、P, Nいずれか他方の導電型式のシャローウェル領域とを形成し、かつ相互に隣接する素子間が溝型分離領域によって少くともそのシャローウェル領域を電気的に分離したバルク基板を用い、分離された各素子形成領域毎にMOSFETを形成し、そのMOSFETのソース領域およびドレイン領域以外の領域にコンタクト孔を設け、シャローウェル領域を外部と電気的に接続して電極として使用可能とする構成を有している。

それゆえ、バルク基板であっても、各素子形成領域のシャローウェル領域を溝型素子分離領域で電気的に絶縁することによって、各素子相互間の干渉を防止して各素子毎の個別の動作を可能とする。そして、そのMOSFETの半導体層をコンタクト孔を介して外部と電気的に接続して電極として使用可能とし、ゲートへの入力とこの半導体層への入力との2つの入力を可能とする。

しかも、1素子で2入力、1出力の回路を実現することができ、MOSFET単体の機能を向上することができる。これによって、たとえば論理回路を構成した場合には、集積回路化にあたってその集積度を向上することができ、動作速度の高速化、歩留まりの向上およびコストの削減を図ることができる。また、SOI, SOS基板を用いる場合よりも、低コスト化が可能であると共に、第1の電極の抵抗値を低減すること

ができる。

5

本発明の第4実施例について、図10および図11に基づいて説明す れば以下の通りである。

図10は、単位素子である前述の半導体素子1,11,31を用いる 具体例を示すものであり、CMOS構成の論理回路LOG1の電気回路 図である。この論理回路LOG1は、対を成すPMOSFET(QP) と、NMOSFET(QN)とを備えており、PMOSFET(QP) のソースTSPがハイレベル(Vոր)の電源ラインと接続され、NMO SFET(QN)のソースTSNがローレベル(GND)の電源ライン と接続され、両MOSFET(QP及びQN)のドレインTDP, TD 10 Nが共に出力端子P3に接続され、ゲートTGP, TGNが共に第1の 入力端子P1に接続される通常のCMOSインバータの構成において、 基板端子TWP、TWNを共に第2の入力端子P2に接続するようにし たものである。

また、電源電圧Vҕҕやチャネル領域の不純物濃度を適宜選択すること 15 によって、PMOSFET(QP)の入力IN1, IN2に対するドレ イン電流の動作特性は、図11(a)で示すように設定されており、同 様にNMOSFET(QN)の入力IN1, IN2に対するドレイン電 流の動作特性は、図11(b)で示すように設定されている。すなわち 、両MOSFET(QP及びQN)は、ともに入力IN2が低電位(L 20)のときには閾値電圧(グラフにおける折点)が高電位(H)より高く 、入力IN2が高電位(H)であるときには閾値電圧が該高電位(H) より低く、かつ低電位(L)より高くなるように設定されている。

上述のように構成された論理回路LOG1では、入力IN1が低電位

(L)であるときには、入力 I N 2 の電位に無関係に、PMOSFET (QP) は導通し、NMOSFET (QN) は遮断し、出力OUTは高電位 (H) となる。これに対して、入力 I N 1 が高電位 (H) であると、入力 I N 2 が低電位 (L) であるときにPMOSFET (QP) は導通し、NMOSFET (QN) は遮断し、出力OUTは高電位 (H) となり、入力 I N 2 も高電位 (H) となると、PMOSFET (QP) は遮断し、NMOSFET (QN) は導通し、出力OUTは低電位 (L) となる。以上の動作をまとめると表1のようになり、入力 I N 1, I N 2 がともに高電位 (H) であるときにのみ出力OUTが低電位 (L) となり、入力 I N 1, I N 2 の少なくともいずれか一方が低電位 (L) であるときには出力OUTが高電位 (H) となるN A N D 動作を実現することが理解される。

【表 1 】

15

. . 10

5

IN1	I N 2	QΡ	QN	OUT
L	L	ON	OFF	Н
L	Н	ON	OFF	Н
Н	L	ON	OFF	Н
Н	Н	OFF	O N	L

20 したがって、通常は4個のMOSFETが必要なNAND回路を、2 個のMOSFETで実現することができ、1素子当たりの高機能化を図 ることによって集積回路化にあたってその集積度を確実に向上すること ができる。

以上のように、本実施例は、導電型式が相互に逆極性の素子を一対と

したCMOSインバータの構成において、両者のコンタクト孔を共に第 2の入力端子とし、通常の入力である両者のゲートを共に第1の入力端 子とする構成を有している。

それゆえ、2つの入力の電位またはチャネル領域の不純物濃度を適宜 調整することによって、NANDまたはNOR回路を実現することがで き、従来では4つのMOSFETを要したこれらの回路を、2つのMO SFETで実現することができる。

5

本発明の第5実施例について、図12および図13に基づいて説明すれば以下の通りである。

図12は、本発明の第5実施例の論理回路LOG2の電気回路図である。この論理回路LOG2は、P,N一対のMOSFET(QP及びQN)を備えて構成されており、PMOSFET(QP)のソースTSPはハイレベル(Vpp)の電源ラインに接続され、NMOSFET(QN)のソースTSNはローレベル(GND)の電源ラインに接続され、両者のドレインTDP,TDNが共に出力端子P3に接続される点において、前述の論理回路LOG1と類似している。しかしながら、次の点において異なっている。すなわち、PMOSFET(QP)のゲートTGPとNMOSFET(QN)の基板端子TWNとを共に入力端子P1に接続し、NMOSFET(QN)のゲートTGNとPMOSFET(QP)の基板端子TWPとを共に入力端子P2に接続している。

また、この論理回路LOG2の動作特性は、図13で示すように設定されている。すなわち、PMOSFET(QP)は、図13(a)で示すように、入力IN2、すなわちウェル電位が低電位(L)であるときには閾値電圧が高電位(H)より高く、前記入力IN2が高電位(H)

15

であるときには前記閾値電圧が前記高電位(H)より低く、かつ低電位(L)より高くなるように設定されている。これに対して、NMOSFET(QN)は、図13(b)で示すように、入力IN1が低電位(L)であるときには閾値電圧が高電位(H)より高く、前記入力IN1が高電位(H)であるときには前記閾値電圧が前記高電位(H)より低く、かつ低電位(L)より高くなるように設定されている。

したがって、入力 I N 1 が低電位(L)であるときには、入力 I N 2 のレベルに無関係に、P M O S F E T (Q P) は導通し、N M O S F E T (Q N) は遮断し、出力 O U T は高電位(H)となる。また、入力 I N 1 が高電位(H)では、入力 I N 2 が低電位(L)であると、P M O S F E T (Q P) は導通し、N M O S F E T (Q N) は遮断し、出力 O U T は高電位(H)となる。さらにまた、入力 I N 1 , I N 2 がともに高電位(H)であるときには、P M O S F E T (Q P) は遮断し、N M O S F E T (Q N) は導通し、N M O S F E T (Q N) は導通し、出力 O U T は低電位(L)となる。

すなわち、前記表1で示すように、入力IN1、IN2がともに高電位(H)であるときにのみ出力OUTは低電位(L)となり、その他の場合には出力OUTは高電位(H)となる。このように構成してもまた、前記NAND動作を実現することができる。

以上のように、本実施例は、導電型式が相互に逆極性の素子を一対と 20 したCMOSインバータの構成において、PMOSFETおよびNMO SFETのゲートをそれぞれ第1および第2の入力端子とし、NMOS FETおよびPMOSFETのコンタクト孔もそれぞれ前記第1および 第2の入力端子とする構成を有している。

それゆえ、2つの入力電位またはチャネル領域の不純物濃度を適宜調

WO 98/54762 PCT/JP98/00963

2 1

整することによって、NANDまたはNOR回路を実現することができる。これによって、従来では4つのMOSFETを要したこれらの回路を、2つのMOSFETで実現することができる。

本発明の第6実施例について、図14に基づいて説明すれば以下の通 5 りである。

本第6実施例では、前述の図10で示す論理回路LOG1において、MOSFET(QP及びQN)の動作特性を、それぞれ前記図11(a)および図11(b)のように設定するのではなく、図14(a)および図14(b)のように設定する。すなわち、MOSFET(QP及びQN)は、ともに、入力IN2が低電位(L)であるときには、閾値電圧が該低電位(L)より高く、かつ高電位(H)より低く、入力IN2が高電位(H)であるときには、前記閾値電圧が該低電位(L)より低くなるように設定されている。

これによって、入力IN1が高電位(H)であるときには、入力IN 2の電位に無関係に、PMOSFET(QP)は遮断し、NMOSFET(QN)は導通し、出力OUTは低電位(L)となる。また、入力IN1が低電位(L)であり、かつ入力IN2が高電位(H)であるときにも、PMOSFET(QP)は遮断し、NMOSFET(QN)は導通し、出力OUTは低電位(L)となる。さらにまた、入力IN1, IN2がともに低電位(L)であるときには、PMOSFET(QP)は導通し、NMOSFET(QP)は導通し、NMOSFET(QN)は遮断し、出力OUTは高電位(H)となる。したがって、これらの動作をまとめると、表2で示すように、入力IN1, IN2がともに低電位(L)であるときにのみ出力OUTが高電位(H)となり、その他の場合には出力OUTが低電位(L)と

WO 98/54762 PCT/JP98/00963

2 2

なるNOR動作を実現することができる。

5

15

20

【表 2】

I N 1	I N 2	QΡ	QN	оит
L	L	O N	OFF	Н
L	Н	OFF	ON	L
Н	L	OFF	ON	L
Н	Н	OFF	ON	L

このようにして、通常は4個のMOSFETが必要なNOR回路を、 10 2個のMOSFETによって実現することができる。

本発明の第7実施例について、図15に基づいて説明すれば以下の通 りである。

図15は、本発明の第7実施例の動作特性を示すグラフであり、前述の図12で示す論理回路LOG2に適用される。図15(a)はPMOSFET(QP)の動作特性を表し、図15(b)はNMOSFET(QN)の動作特性を表す。すなわち、PMOSFET(QP)のウェル電位(入力IN2)およびNMOSFET(QN)のウェル電位(入力IN1)が、ともに低電位(L)であるときには、それぞれの閾値電圧が該低電位(L)より高く、かつ高電位(H)より低く設定され、ウェル電位がともに高電位(H)であるときには、閾値電圧が該低電位(L)より低くなるように設定されている。

したがって、入力 I N 1 が高電位(H)であるときには、入力 I N 2 の電位に無関係に、P M O S F E T (Q P)は遮断し、N M O S F E T (Q N)は導通し、出力 O U T は低電位(L)となる。また、入力 I N

1が低電位(L)であり、入力IN2が高電位(H)であるときにも、PMOSFET(QP)は遮断し、NMOSFET(QN)は導通し、出力OUTは低電位(L)となる。さらにまた、入力IN1, IN2がともに低電位(L)であるときには、PMOSFET(QP)は導通し、NMOSFET(QN)は遮断し、出力OUTは高電位(H)となる。したがって、このように構成してもまた、前記表2で示すように、入力IN1, IN2がともに低電位(L)であるときにのみ出力OUTが高電位(H)となり、その他の場合には低電位(L)となるNOR動作を実現することができる。

10 本発明の第8実施例について、図16および図17に基づいて説明すれば以下の通りである。

図16は、本発明の第8実施例の論理回路LOG3の電気回路図である。この論理回路LOG3では、NMOSFET(QN)のドレインTDNがハイレベル(Vpp)の電源ラインと接続され、PMOSFET(QP)のドレインTDPがローレベル(GND)の電源ラインと接続され、両MOSFET(QP及びQN)のソースTSP, TSNが共に出力端子P3に接続され、ゲートTGP, TGNが共に第1の入力端子P1に接続され、基板端子TWP, TWNが共に第2の入力端子P2に接続される。

15

また、電源電圧V_{DD}やチャネル領域の不純物濃度を適宜選択することによって、PMOSFET (QP)の入力IN1, IN2に対するドレイン電流の動作特性は、図17(a)で示すように設定されており、同様にNMOSFET (QN)の入力IN1, IN2に対するドレイン電流の動作特性は、図17(b)で示すように設定されている。

10

15

20

すなわち、両MOSFET (QP及びQN) がともに入力 IN2、すなわちウェル電位が低電位(L) であるときには、閾値電圧が高電位(H) より高くなるように設定され、入力 IN2が高電位(H) であるときには、閾値電圧が該高電位(H) より低く、かつ低電位(L) より高くなるように設定されている。

したがって、入力 I N 1 が低電位(L)であるときには、入力 I N 2 の電位に無関係に、P M O S F E T (Q P)は導通し、N M O S F E T (Q N)は遮断し、出力 O U T は低電位(L)となる。また、入力 I N 1 が高電位(H)であり、入力 I N 2 が低電位(L)であるときにも、P M O S F E T (Q P)は導通し、N M O S F E T (Q N)は遮断し、出力 O U T は低電位(L)となる。さらにまた、入力 I N 1 , I N 2 がともに高電位(H)であるときには、P M O S F E T (Q P)は遮断し、N M O S F E T (Q N)は導通し、出力 O U T は高電位(H)となる。したがって、表 3 で示すように、入力 I N 1 , I N 2 がともに高電位(H)であるときにのみ出力 O U T は高電位(H)となり、その他の場合には出力 O U T は低電位(L)となって、A N D 動作を行うことが理解される。

【表3】

OUT I N 1 I N 2 QP QNL 0 NOFF L L ONOFF L L Η 0 NOFF L L H ONΗ OFF Η Η

このようにして、従来技術で述べたように、通常6個のMOSFETで構成されるAND回路を、2個のMOSFETで実現することができる。

以上のように、本実施例は、導電型式が相互に逆極性の素子を一対とし、N型半導体素子のドレインを高電位固定とし、P型半導体素子のドレインを低電位固定とし、両者のゲートを共に第1の入力端子とし、両者のコンタクト孔を共に第2の入力端子とする構成を有している。

それゆえ、2つの入力電位またはチャネル領域の不純物濃度を適宜調整することによって、ANDまたはOR回路を実現することができる。

10 これによって、従来では6つのMOSFETを要したこれらの回路を、
2つのMOSFETで実現することができる。

本発明の第9実施例について、図18および図19に基づいて説明すれば以下の通りである。

図18は、本発明の第9実施例の論理回路LOG4の電気回路図である。この論理回路LOG4では、NMOSFET(QN)のドレインTDNはハイレベル(Vpp)の電源ラインに接続され、PMOSFET(QP)のドレインTDPはローレベル(GND)の電源ラインに接続され、両者のソースTSP,TSNが共に出力端子P3に接続される点において、前述の論理回路LOG3と類似している。しかしながら、次の20点において異なっている。すなわち、NMOSFET(QN)のゲートTGNとPMOSFET(QP)の基板端子TWPとを共に入力端子P1に接続し、PMOSFET(QP)のゲートTGPとNMOSFET(QN)の基板端子TWNとを共に入力端子P2に接続している。

また、この論理回路LOG4の動作特性は、図19で示すように設定

されている。すなわち、PMOSFET(QP)は、図19(a)で示すように、入力IN1、すなわちウェル電位が低電位(L)であるときには閾値電圧が高電位(H)より高く、前記入力IN1が高電位(H)であるときには前記閾値電圧が前記高電位(H)より低く、かつ低電位(L)より高くなるように設定されている。これに対して、NMOSFET(QN)は、図19(b)で示すように、入力IN2が低電位(L)であるときには閾値電圧が高電位(H)より高く、前記入力IN2が高電位(H)であるときには前記閾値電圧が前記高電位(H)より低く、かつ低電位(L)より高くなるように設定されている。

5

20

10 したがって、入力 I N 1 が低電位(L)であるときには、入力 I N 2 のレベルに無関係に、P M O S F E T (Q P) は導通し、N M O S F E T (Q N) は遮断し、出力 O U T は低電位(L)となる。また、入力 I N 1 が高電位(H)では、入力 I N 2 が低電位(L)であると、P M O S F E T (Q P) は導通し、N M O S F E T (Q N) は遮断し、出力 O U T は低電位(L)となる。さらにまた、入力 I N 1 , I N 2 がともに高電位(H)であるときには、P M O S F E T (Q P) は遮断し、N M O S F E T (Q N) は導通し、出力 O U T は高電位(H)となる。

すなわち、前記表3で示すように、入力IN1,IN2がともに高電位(H)であるときにのみ出力OUTは高電位(H)となり、その他の場合には出力OUTは低電位(L)となる。このように構成してもまた、前記AND動作を実現することができる。

以上のように、本実施例は、導電型式が相互に逆極性の素子を一対とし、N型半導体素子のドレインを高電位固定とし、P型半導体素子のドレインを低電位固定とし、N型半導体素子のゲートおよびP型半導体素

子のコンタクト孔を共に第1の入力端子とし、P型半導体素子のゲート およびN型半導体素子のコンタクト孔を共に第2の入力端子とし、両者 のドレインを共に出力端子とする構成を有している。

それゆえ、2つの入力電位またはチャネル領域の不純物濃度を適宜調整することによって、ANDまたはOR回路を実現することができる。これによって、従来では6つのMOSFETを要したこれらの回路を、2つのMOSFETで実現することができる。

本発明の第10実施例について、図20に基づいて説明すれば以下の通りである。

図20は、本発明の第10実施例の動作特性を示すグラフである。この動作特性は、前述の図16で示す論理回路LOG3に適用される。図20(a)はPMOSFET(QP)の動作特性を表し、図20(b)はNMOSFET(QN)の動作特性を表す。したがって、MOSFET(QP及びQN)のウェル電位、すなわち入力IN2がともに低電位(L)であるときには、閾値電圧が該低電位(L)より高く、かつ高電位(H)より低く、入力IN2が高電位(H)であるときには、閾値電圧が該低電位(L)より低くなるように設定されている。

これによって、入力 I N I が高電位(H)であるときには、入力 I N 2 の電位に無関係に、P M O S F E T (Q P) は遮断し、N M O S F E T (Q N) は導通し、出力 O U T は高電位(H)となる。また、入力 I N 1 が低電位(L)であり、入力 I N 2 が高電位(H)であるときにも、P M O S F E T (Q P) は遮断し、N M O S F E T (Q N) は導通し、出力 O U T は高電位(H)となる。さらにまた、入力 I N 1, I N 2 がともに低電位(L)であるときには、P M O S F E T (Q P) は導通

10

し、NMOSFET (QN) は遮断し、出力OUTは低電位(L)となる。

すなわち、表 4 で示すように、入力 I N 1 , I N 2 がともに低電位(L)であるときにのみ出力 O U T が低電位(L)となり、その他の場合 には出力 O U T が高電位(H)となる O R 動作を実現することが理解さ れる。

【表 4 】

IN1	I N 2	QP	QN	оит
L	L	ON	OFF	L
L	Н	OFF	ON	Н
Н	L	OFF	ON	Н
Н	Н	OFF	ON	Н

このようにして、前述のように通常では6個のMOSFETで構成さ 15 れるOR回路を、2個のMOSFETで実現することができる。

本発明の第11実施例について、図21に基づいて説明すれば以下の通りである。

図21は、本発明の第11実施例の動作特性を示すグラフであり、前述の図18で示す論理回路LOG4に適用される。図21(a)はPM OSFET(QP)の動作特性を表し、図21(b)はNMOSFET(QN)の動作特性を表す。すなわち、PMOSFET(QP)のウェル電位(入力IN1)、およびNMOSFET(QN)のウェル電位(入力IN2)が低電位(L)であるときに閾値電圧が該低電位(L)より高く、かつ高電位(H)より低くなり、前記ウェル電位が高電位(H

10

)であるときには、閾値電圧が低電位(L)より低くなるように設定されている。

したがって、入力 I N 1 が高電位(H)であるときには、入力 I N 2 の電位に無関係に、P M O S F E T (Q P)は遮断し、N M O S F E T (Q N)は導通し、出力 O U T は高電位(H)となる。また、入力 I N 1 が低電位(L)であり、入力 I N 2 が高電位(H)であるときにも、P M O S F E T (Q P)は遮断し、N M O S F E T (Q N)は導通し、出力 O U T は高電位(H)となる。さらにまた、入力 I N 1, I N 2 がともに低電位(L)であるときには、P M O S F E T (Q P)は導通し、N M O S F E T (Q N)は遮断し、出力 O U T は低電位(L)となる。すなわち、前記表 4 で示すように、入力 I N 1, I N 2 がともに低電位(L)であるときにのみ出力 O U T が低電位(L)となり、その他の場合には出力 O U T が高電位(H)となり、このように構成してもまた、前記 O R 動作を実現することができる。

15 以上のように、上述の実施例は、ゲートおよびコンタクト孔をそれぞれ入力端子とし、クロックなどによって相互に同期の取れた個別の入力信号を入力する構成を有している。

それゆえ、単純な1入力1出力のON/OFF動作ではなく、2入力 1出力の論理回路の動作を実現することができ、少ない素子数で論理回 20 路を構成することができる。

尚、発明を実施するための最良の形態の項においてなした具体的な実施態様または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する特許請求の範囲内で、いろ

いろと変更して実施することができるものである。

産業上の利用可能性

以上のように、本発明に係る半導体装置は、各種ロジック演算回路として有用であり、特に、1素子当たりの高機能化による高集積度化、動作速度の高速化、歩留りの向上、及びコストの削減化を図る必要のある各種ロジック演算回路に適している。

請 求 の 範 囲

1. 半導体層のウェルにおいて、ソース端子を有するソース領域とドレイン端子を有するドレイン領域とが設けられ、これらの間のチャネル
 5 領域上に、ゲート絶縁膜を介してゲート端子が設けられた半導体素子を複数備えた半導体装置であって、

上記半導体素子は相互に電気的に分離されており、

上記の各ウェルにおいて上記ソース領域および上記ドレイン領域以外 の領域に設けられたコンタクト孔を介して基板端子が設けられている半 10 導体装置。

- 2. 上記チャネル領域の不純物濃度、ゲート端子及び基板端子に印加する高電圧、低電圧のレベルを調整して動作特性を変える請求項1記載の半導体装置。
- 3. 上記の各半導体層は、酸化膜によって電気的に互いに分離されて 15 いる請求項1記載の半導体装置。
 - 4. 半導体層のウェルにおいて、ソース端子を有するソース領域とドレイン端子を有するドレイン領域とが設けられ、これらの間のチャネル領域上に、ゲート絶縁膜を介してゲート端子が設けられた半導体素子を複数備えた半導体装置であって、
- 20 上記半導体素子は、相互に電気的に分離されており、

上記の半導体層は、シャローウェル領域、該シャローウェル領域の抵抗を低減するための高濃度埋込領域、及びディープウェル領域が積層されてなり、

上記の各シャローウェル領域において上記ソース領域および上記ドレ

イン領域以外の領域に設けられたコンタクト孔を介して基板端子が設けられている半導体装置。

- 5. 上記半導体素子は、溝型分離領域によって電気的に互いに分離されており、
- 上記溝型分離領域の深さは、上記シャローウェル領域の深さと、該シャローウェル領域と上記ディープウェル領域の接合によって形成される空之層との合計値以上に設定されている請求項4記載の半導体装置。
 - 6. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体素子からなり、
- 10 上記P型半導体素子のソース端子には高電位が供給され、上記N型半導体素子のソース端子には低電位が供給され、両者のゲート端子は互いに接続されて第1入力端子となり、両者の基板端子は互いに接続されて第2入力端子となり、両者のドレイン端子は互いに接続されて出力端子となる請求項1記載の半導体装置。
- 15 7. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体 素子からなり、

上記P型半導体素子のソース端子には高電位が供給され、上記N型半導体素子のソース端子には低電位が供給され、両者のゲート端子は互いに接続されて第1入力端子となり、両者の基板端子は互いに接続されて第2入力端子となり、両者のドレイン端子は互いに接続されて出力端子となる請求項4記載の半導体装置。

8. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位のときには閾値電圧が高電位より高く、上記の第2入力端子が高電位のときには閾値電圧が高電位より低く且つ低電位よ

りも高くなるように設定されている請求項6記載の半導体装置。

5

20

- 9. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位のときには閾値電圧が高電位より高く、上記の第2入力端子が高電位のときには閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されている請求項7記載の半導体装置。
- 10. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体素子からなり、

上記P型半導体素子のソース端子には高電位が供給され、上記N型半導体素子のソース端子には低電位が供給され、上記P型半導体素子のゲート端子および上記N型半導体素子の基板端子は互いに接続されて第1入力端子となり、上記N型半導体素子のゲート端子および上記P型半導体素子の基板端子は互いに接続されて第2入力端子となり、両者のドレイン端子は互いに接続されて出力端子とする請求項1記載の半導体装置。

11. 上記の各半導体素子は、一対のP型半導体素子およびN型半導 15 体素子からなり、

上記P型半導体素子のソース端子には高電位が供給され、上記N型半導体素子のソース端子には低電位が供給され、上記P型半導体素子のゲート端子および上記N型半導体素子の基板端子は互いに接続されて第1 入力端子となり、上記N型半導体素子のゲート端子および上記P型半導体素子の基板端子は互いに接続されて第2入力端子となり、両者のドレイン端子は互いに接続されて出力端子とする請求項4記載の半導体装置。

12. 上記P型半導体素子は、上記の第2入力端子が低電位のときには関値電圧が高電位より高く、上記の第2入力端子が高電位のときには 関値電圧が高電位より低く且つ低電位よりも高くなるように設定されて いると共に、

5

20

上記N型半導体素子は、上記の第1入力端子が低電位のときには閾値電圧が高電位より高く、上記の第1入力端子が高電位のときには閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されている請求項10記載の半導体装置。

- 13. 上記P型半導体素子は、上記の第2入力端子が低電位のときには閾値電圧が高電位より高く、上記の第2入力端子が高電位のときには閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されていると共に、
- 10 上記N型半導体素子は、上記の第1入力端子が低電位のときには閾値 電圧が高電位より高く、上記の第1入力端子が高電位のときには閾値電 圧が高電位より低く且つ低電位よりも高くなるように設定されている請 求項11記載の半導体装置。
- 14. 上記P型半導体素子および上記N型半導体素子は、共に、上記 の第2入力端子が低電位のときには閾値電圧が低電位より高く且つ高電 位より低く、上記の第2入力端子が高電位のときには閾値電圧が低電位 より低くなるように設定されている請求項6記載の半導体装置。
 - 15. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位のときには閾値電圧が低電位より高く且つ高電位より低く、上記の第2入力端子が高電位のときには閾値電圧が低電位より低くなるように設定されている請求項7記載の半導体装置。
 - 16. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第1入力端子および上記の第2入力端子が何れも低電位であるときには、それぞれの閾値電圧が低電位より高く且つ高電位より低く、上記の

15

第1入力端子および上記の第2入力端子が何れも高電位であるときには 、閾値電圧が低電位より低くなるように設定されている請求項10記載 の半導体装置。

- 17. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第1入力端子および上記の第2入力端子が何れも低電位であるときには、それぞれの閾値電圧が低電位より高く且つ高電位より低く、上記の第1入力端子および上記の第2入力端子が何れも高電位であるときには、閾値電圧が低電位より低くなるように設定されている請求項11記載の半導体装置。
- 10 18. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体素子からなり、

上記N型半導体素子のドレイン端子には高電位が供給され、上記P型半導体素子のドレイン端子には低電位が供給され、両者のゲート端子は 互いに接続されて第1入力端子となり、両者の基板端子は互いに接続されて第2入力端子となり、両者のソース端子は互いに接続されて出力端子となる請求項1記載の半導体装置。

19. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体素子からなり、

上記N型半導体素子のドレイン端子には高電位が供給され、上記P型 半導体素子のドレイン端子には低電位が供給され、両者のゲート端子は 互いに接続されて第1入力端子となり、両者の基板端子は互いに接続さ れて第2入力端子となり、両者のソース端子は互いに接続されて出力端 子となる請求項4記載の半導体装置。

20. 上記 P 型半導体素子および上記 N 型半導体素子は、共に、上記

WO 98/54762 PCT/JP98/00963

3 6

の第2入力端子が低電位であるときには、閾値電圧が高電位より高く、 上記の第2入力端子が高電位であるときには、閾値電圧が高電位より低 く且つ低電位より高くなるように設定されている請求項18記載の半導 体装置。

- 5 21. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位であるときには、閾値電圧が高電位より高く、上記の第2入力端子が高電位であるときには、閾値電圧が高電位より低く且つ低電位より高くなるように設定されている請求項19記載の半導体装置。
- 10 22. 上記の各半導体素子は、一対のP型半導体素子およびN型半導体素子からなり、

上記N型半導体素子のドレイン端子には高電位が供給され、上記P型半導体素子のドレイン端子には低電位が供給され、上記N型半導体素子のゲート端子および上記P型半導体素子の基板端子は互いに接続されて第1入力端子となり、上記P型半導体素子のゲート端子および上記N型半導体素子の基板端子は互いに接続されて第2入力端子となり、両者のドレイン端子は互いに接続されて出力端子となる請求項1記載の半導体装置。

15

23. 上記の各半導体素子は、一対のP型半導体素子およびN型半導 20 体素子からなり、

上記N型半導体素子のドレイン端子には高電位が供給され、上記P型半導体素子のドレイン端子には低電位が供給され、上記N型半導体素子のゲート端子および上記P型半導体素子の基板端子は互いに接続されて第1入力端子となり、上記P型半導体素子のゲート端子および上記N型

半導体素子の基板端子は互いに接続されて第2入力端子となり、両者の ドレイン端子は互いに接続されて出力端子となる請求項4記載の半導体 装置。

24. 上記P型半導体素子は、上記の第1入力端子が低電位のときに は閾値電圧が高電位より高く、上記の第1入力端子が高電位のときには 閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されて いると共に、

上記N型半導体素子は、上記の第2入力端子が低電位のときには閾値 電圧が高電位より高く、上記の第2入力端子が高電位のときには閾値電 10 圧が高電位より低く且つ低電位よりも高くなるように設定されている請 求項22記載の半導体装置。

25. 上記P型半導体素子は、上記の第1入力端子が低電位のときには閾値電圧が高電位より高く、上記の第1入力端子が高電位のときには 閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されていると共に、

15

上記N型半導体素子は、上記の第2入力端子が低電位のときには閾値電圧が高電位より高く、上記の第2入力端子が高電位のときには閾値電圧が高電位より低く且つ低電位よりも高くなるように設定されている請求項23記載の半導体装置。

20 26. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位であるときには、閾値電圧が低電位より高く且つ高電位より低く、上記の第2入力端子が高電位であるときには、閾値電圧が低電位より低くなるように設定されている請求項18記載の半導体装置。

- 27. 上記P型半導体素子および上記N型半導体素子は、共に、上記の第2入力端子が低電位であるときには、閾値電圧が低電位より高く且つ高電位より低く、上記の第2入力端子が高電位であるときには、閾値電圧が低電位より低くなるように設定されている請求項19記載の半導体装置。
- 28. 上記P型半導体素子および上記N型半導体素子は、上記の第2 入力端子が低電位のときには閾値電圧が低電位より高く且つ高電位より 低く、上記の第2入力端子が高電位のときには閾値電圧が低電位より低 くなるように設定されている請求項22記載の半導体装置。
- 29. 上記P型半導体素子および上記N型半導体素子は、上記の第2 入力端子が低電位のときには閾値電圧が低電位より高く且つ高電位より 低く、上記の第2入力端子が高電位のときには閾値電圧が低電位より低 くなるように設定されている請求項23記載の半導体装置。
 - 30. 半導体基板と、
- 15 前記半導体基板上に形成される下地絶縁膜と、

前記下地絶縁膜上に形成され、かつ電気絶縁性の素子分離領域で外囲されて隣接素子間が区分され、第1の電極となるP, Nいずれか一方の 導電型式の半導体層と、

前記半導体層内に形成され、P, Nいずれか他方の導電型式で第2の 20 電極となるソース領域および第3の電極となるドレイン領域と、

前記ソース領域と前記ドレイン領域との間に形成されるチャネル領域と、

前記チャネル領域上に形成されるゲート絶縁膜と、

前記ゲート絶縁膜上に形成され、第4の電極となるゲート電極とを備

え、

前記素子分離領域で区分された各半導体層毎に、ソース領域およびドレイン領域以外の領域にコンタクト孔を設けることを特徴とする半導体装置。

5 31. 半導体基板と、

前記半導体基板内に形成されるP, Nいずれか一方の導電型式のディープウェル領域と、

前記ディープウェル領域上に形成され、第1の電極となるP, Nいずれか他方の導電型式のシャローウェル領域と、

10 前記シャローウェル領域内に形成され、P, Nいずれか一方の導電型式で第2の電極となるソース領域および第3の電極となるドレイン領域と、

前記ソース領域と前記ドレイン領域との間に形成されるチャネル領域と、

15 前記チャネル領域上に形成されるゲート絶縁膜と、

前記ゲート絶縁膜上に形成され、第4の電極となるゲート電極とを備 え、

相互に隣接する素子間が溝型分離領域によって少くともシャローウェル領域が電気的に分離されており、該溝型分離領域で隣接素子間が区分された各シャローウェル領域毎に、ソース領域およびドレイン領域以外の領域にコンタクト孔を設けることを特徴とする半導体装置。

32. 導電型式が相互に逆極性の素子を一対とし、P型半導体素子の ソースを高電位固定とし、N型半導体素子のソースを低電位固定とし、 両者のゲートを共に第1の入力端子とし、両者のコンタクト孔を共に第 WO 98/54762 PCT/JP98/00963

4 0

2の入力端子とし、両者のドレインを共に出力端子とすることを特徴とする請求項30又は31記載の半導体装置。

33. 導電型式が相互に逆極性の素子を一対とし、P型半導体素子のソースを高電位固定とし、N型半導体素子のソースを低電位固定とし、P型半導体素子のゲートおよびN型半導体素子のコンタクト孔を共に第1の入力端子とし、N型半導体素子のゲートおよびP型半導体素子のコンタクト孔を共に第2の入力端子とし、両者のドレインを共に出力端子とすることを特徴とする請求項30又は31記載の半導体装置。

5

- 3 4. 導電型式が相互に逆極性の素子を一対とし、N型半導体素子の10 ドレインを高電位固定とし、P型半導体素子のドレインを低電位固定とし、両者のゲートを共に第1の入力端子とし、両者のコンタクト孔を共に第2の入力端子とし、両者のソースを共に出力端子とすることを特徴とする請求項30又は31記載の半導体装置。
- 35. 導電型式が相互に逆極性の素子を一対とし、N型半導体素子の15 ドレインを高電位固定とし、P型半導体素子のドレインを低電位固定とし、N型半導体素子のゲートおよびP型半導体素子のコンタクト孔を共に第1の入力端子とし、P型半導体素子のゲートおよびN型半導体素子のコンタクト孔を共に第2の入力端子とし、両者のドレインを共に出力端子とすることを特徴とする請求項30又は31記載の半導体装置。
- 20 3 6. 上記ゲートおよび上記コンタクト孔をそれぞれ入力端子とし、 相互に同期した個別の入力信号を入力することを特徴とする請求項30 ~35のいずれかに記載の半導体装置の駆動方法。

図 1





図 2



2/19

図 3




図 4




図 5




図 6




図 7




図 8




図 9





図 10










図 12






(Oldsn) YNW TO JOHN STAN






OTHER PAGE BLANK (USPTO)




ドレイン電流

LHIS BYCE BTYNK (nepto)

図16




LUIS ENGE BLANK (USPTO)








WO 98/54762


図 18











OMBE BLANK WSP10)

WO 98/54762 PCT/JP98/00963

18/19

図 22





図 23





INTERNATIONAL SEARCH REPORT

International application No. PCT/JP98/00963

CLASSIFICATION OF SUBJECT MATTER Int.Cl⁶ H01L27/08 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl⁶ H01L27/08 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched 1994-1997 Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Koho 1964-1996 Kokai Jitsuyo Shinan Koho 1971-1996 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Relevant to claim No. Category* Citation of document, with indication, where appropriate, of the relevant passages JP, 04-38864, A (Nippon Telegraph & Telephone 1 - 4X Corp.), February 10, 1992 (10. 02. 92) (Family: none) (Page 5, upper right column, line 4 to page 13, lower right column, line 13) JP, 09-27556, A (Hitachi, Ltd.),
January 28, 1997 (28. 01. 97) (Family: none) 1 - 4Х (Par. Nos. 23 to 42) JP, 06-53422, A (Hitachi, Ltd.), 5, 31 Y February 25, 1994 (25. 02. 94) (Family: none) (Par. Nos. 15 to 45) 6 - 9Х JP, 06-120439, A (NEC Corp.), April 28, 1994 (28. 04. 94) (Family: none) (Par. Nos. 14 to 24) 32 - 34Further documents are listed in the continuation of Box C. See patent family annex. later document published after the international filing date or priority Special categories of cited documents: "A" date and not in conflict with the application but cited to understand document defining the general state of the art which is not considered to be of particular relevance the principle or theory underlying the invention earlier document but published on or after the international filing date document of particular relevance; the claimed invention cannot be document which may throw doubts on priority claim(s) or which is considered novel or cannot be considered to involve an inventive step when the document is taken alone cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cannot be special reason (as specified) considered to involve an inventive step when the document is document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such combination being obvious to a person skilled in the art document published prior to the international filing date but later than "&" document member of the same patent family the priority date claimed Date of the actual completion of the international search Date of mailing of the international search report June 16, 1998 (16. 06. 98) June 2, 1998 (02. 06. 98) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office Telephone No. Facsimile No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP98/00963

C (Continua	C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.			
Y X Y	JP, 07-78885, A (Seiko Epson Corp.), March 20, 1995 (20. 03. 95) (Family: none) (Par. Nos. 6 to 10) JP, 08-204140, A (NEC Corp.), August 9, 1996 (09. 08. 96) & EP, 724295 (31. 07. 96) (Par. Nos. 33 to 108)	36 30 32-34			
	THIS BYCE BLANK (USPTO)				



国際出願番号 PCT/JP98/00963

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl ⁶ H01L 27/08		
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int.Cl ⁶ H01L27/08		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1964-1996年 日本国公開実用新案公報 1971-1996年 日本国登録実用新案公報 1994-1997年		
国際調査で使用した電子データベース(データベースの名称 WPI	、調査に使用した用語)	
C. 関連すると認められる文献		
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	関連する 請求の範囲の番号
X JP、04-38864、A(日本電イ 1992年(10.02.92)、(フ	言電話株式会社)、10日2月 アミリーなし)	1 – 4
(第5頁右上欄第4行~第13頁右 X JP、09-27556、A、(株式会 1997年、(28.01.97)、(7 (第23パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~第42パラグラフ~	:社日立製作所)、2 8 日 1 月 ファミリーなし)	1-4
Y JP、06-53422、A、(株式会 1994年、(25.02.94)、(7 (第15パラグラフ~第45パラグラ	:社日立製作所)、2 5 日 0 2 月 ファミリーなし)	5,31
X JP、06-120439、A(日本語 1994年(28.04.94)、(フ	電気株式会社)、2 8 日 4 月 ケミリーなし)	6 - 9
Y (第14パラグラフ〜第24パラグラ	ラフ) 	32 - 34
区 C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願	て出願と矛盾するものではなく、 論の理解のために引用するもの「X」特に関連のある文献であって、この新規性又は進歩性がないと考え「Y」特に関連のある文献であって、こ上の文献との、当業者にとってしよって進歩性がないと考えられる	、発明の原理又は理 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに
国際調査を完了した日 02.06.98	国際調査報告の発送日 16.	06.9 8
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915	特許庁審査官(権限のある職員) 今井 淳一 印	4M 9055
東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 6894

国際調査報告

国際出願番号 PCT/JP98/00963

C (続き) 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
A Y X	JP、07-78885、A(セイコーエプソン株式会社)、 20日3月1995年、(20.03.95)、(ファミリーなし) (第6パラグラフ〜第10パラグラフ)	10-29, 35		
X Y	JP、08-204140、A(日本電気株式会社)、9日8月 1996年、(09.08.96)&EP724295(31.07.96) (第33パラグラフ〜第108パラグラフ)	3 0		